Altera FPGA макетная плата EP4CE6E22C8 системная плата с последовательным портом DE2 LVDS EEPROM (от 2374 руб.)

Описание

Параметры логической пластины Altera FPGA

IC: EP4CE6E22C8N

UART: USB-UART

GPIO: интерфейс DE2 GPIO, интерфейс Mike_GPIO

LVDS: Mike LVDS интерфейс, затем соответствующий LVDS интерфейс экрана

Интерфейс загрузки: режим JTAG

Мощность: 5V1A

Кварцевый генератор: 25 МГц или 50 МГц

Ключи пользователя: 2

Пользовательский светодиодный: 2

Бронь: EEPROM серии AT24 SOP8 (резервная часть, пользователи могут использовать самосварку)

Все контакты интерфейса заданы в пластине, и GPIO pin распределен на задней панели, так что пользователь не должен открывать схему, чтобы узнать распределение контактов.

Применение метод

Эта макетная плата использует источник питания разъема постоянного тока (Five5mm-Two1mm), а также может использовать источник питания мини-порта USB, саморегулирующийся без переключателя.

После питания на плате, программа по умолчанию является LED2, LED3 flash, когда вы получаете на электричество, чтобы увидеть явление.

Режим загрузки загружается с помощью режима JTAG. Режим отверждения превращает файл в формат JLC, и интерфейс JTAG затвердевается непосредственно.

Совет по разработке предоставляет следующие программы

ОдинСветодиодный

2.SPI

ТриI2C

ЧетыреНизковольтного дифференциального сигнала RX

5.Дифференциальная Сигнализация пониженного напряжения TX

Все эти процедуры. Более практичные процедуры соответствуют модулю магазина Taobao с Микки Маусом. Если вам необходимо обратиться в службу поддержки клиентов, чтобы предоставить соответствующие процедуры разработки.

Примечание: LVDS только 4link. USB бластер загрузчик.

Все вышеуказанные программы используют Verilog в качестве языка развития, и ключевые части приведены в примечаниях.

Для Quartus II и других случаев, пожалуйста, обратитесь к информации с открытым исходным кодом в Интернете и справочных случаях.