CYCLONE IV EP4CE30 VER3.2 Dual SDRAM SOPC/FPGA макетная плата (от 6696 руб.)

Описание

Cyclone iv ep4ce30ver3.2nios 2 sopc высокоскоростной сбор данных алгоритм пинг-понг FPGA макетная плата

(Двойной SDRAM (синхронное динамическое ОЗУ), большой объем, SRAM, флэш-память 64 Мб, Заводская пломба, карта TF/SD слот для карт памяти, 7 дюймов ЖК-дисплей, интерфейс USB, супер модуль расширения)

CYCLONE IV EP4CE30 VER3.2 Dual SDRAM SOPC/FPGA макетная плата

Я введение

EP4CE30 использует оптимизированный 60-нм процесс низкой мощности, и cyclonic FPGA увеличивает преимущества низкой мощности от первого поколения Cyclone III FPGA. Последнее поколение устройств уменьшило напряжение сердечника, уменьшая общее энергопотребление на 25% по сравнению с предыдущим генератором.

Чтобы сделать его удобным для пользователей для отладочных программ и общения с ПК, мы добавляем USB к RS232 интерфейсу и используем PL2303 для проектирования USB к последовательному порту. Потому что последовательный порт-очень полезная функция. Однако в настоящее время интерфейс RS232 в основном отменен ПК.
Потому что FPGA непосредственно обменяет высокоскоростные данные с памятью. Поэтому существует много факторов помех, что является основной причиной, почему трудно улучшить скорость многих плат развития. Поэтому мы стараемся максимально приблизиться к чипу FPGA при проектировании. Таким образом, факторы помех, вызванные тканевыми досками, минимизируются. Два самостоятельных SDRAM и SRAM нашей платы развития контролируются с помощью самостоятельных адресов данных автобусов. Это обеспечивает пользователей более гибким дизайном. Два самостоятельных SDRAM могут быть удобно контролированы через алгоритм пинг-понга для высокоскоростной обработки данных, или один SDRAM может быть использован в качестве NIOS программного хранения, а другой может быть использован в качестве высокоскоростного хранения данных DMA, с максимальной скоростью 166 М.
Мы используем чип LDO и конденсатор фильтра большой емкости для проектирования источника питания. Потому что энергопотребление платы на полной скорости очень низкое (общий рабочий ток 0,2 0.5A).) Поэтому, LDO источник питания с супер стабильностью и низкой рябью используется. Стабильность и помехи с низкой волной не соответствуют импульсному источнику питания и могут использоваться на уровне прибора с высокой производительностью. Мы можем обеспечить 3,3 В, 3A рабочий ток в течение длительного времени. 1,2 V/1A, 2,5 V/0.8A.
Поскольку проводка является разумной, NIOS этой платы разработки может стабильно работать на высокой скорости выше 100 м частоты. Это лучший выбор для вас, чтобы сделать оценку системы или прямую Совместимость с конечными продуктами приложения.
Если пользователь считает, что он находится в неприятностей с целевая плата. Вы можете приобрести различные платы расширения, которые мы предлагаем. (Компания имеет различные платы расширения видео и выхода) или непосредственно Подключите к нашей EDA backplane (EDA4.1, EDA5.1, EDA6.1 и EDA7.0) или EDA испытательная камера через J6 и J7. Это позволяет в полной мере использовать различные функции, предоставляемые нашей EDA backplane и улучшить периферийные ресурсы. Это может легко составлять набор недорогих и мощных систем разработки и оценки SOPC.

Системы структурная схема

Схема макета в верхней части основной платы

CYCLONE IV EP4CE30 VER3.2 Dual SDRAM SOPC/FPGA макетная плата

Нижняя компоновка основной платы

CYCLONE IV EP4CE30 VER3.2 Dual SDRAM SOPC/FPGA макетная плата

Схема отображения верхнего уровня

CYCLONE IV EP4CE30 VER3.2 Dual SDRAM SOPC/FPGA макетная плата

II. Системы ресурсы

Комбинация с другими расширенными модулями

CYCLONE IV EP4CE30 VER3.2 Dual SDRAM SOPC/FPGA макетная плата

Основная плата оснащена камерой OV7670 + tft2.8-дюймовым сенсорным экраном + (USB/NET/TFT7INCH) плата расширения

CYCLONE IV EP4CE30 VER3.2 Dual SDRAM SOPC/FPGA макетная плата

Часть экспериментальных результатов показывает

Изображение головы собранные диагональю 7 дюймов tft экран дисплея эксперимент (VERILOG товара)

CYCLONE IV EP4CE30 VER3.2 Dual SDRAM SOPC/FPGA макетная плата

Эффект приобретения в реальном времени основной платы + 24bit VGA аудио Плата расширения с двумя камерами

(Двойная камера OV7725 + EP4CE30 VER3.0 core + 24bit Плата расширения VGA)

CYCLONE IV EP4CE30 VER3.2 Dual SDRAM SOPC/FPGA макетная плата

Программа использует 2 SDRAM (синхронное динамическое ОЗУ) хранить независимой камеры изображения самостоятельно, а затем разделить их на 7-дюймовый ЖК-дисплей показывает результаты на дисплее основной плате после сплайсинга.(VERILOG + NIOS (C)

CYCLONE IV EP4CE30 VER3.2 Dual SDRAM SOPC/FPGA макетная плата

Программа использует два SDRAM для хранения отдельных изображений камеры самостоятельно, а затем разделяет их на tft2.8-дюймовый ЖК-дисплей после сращивания. Программа NIOS transports SRAM.(VERILOG + NIOS (C)

CYCLONE IV EP4CE30 VER3.2 Dual SDRAM SOPC/FPGA макетная плата

Основная плата и высокоскоростной AD/DA VER2.0 Плата расширения + USB2.0/VGA/SD Модуль расширения образуют виртуальную систему разработки инструмента экспериментальный эффект дисплея.

(DDS генератор произвольных волн сигналов, высокоскоростной AD USB хранение данных и передачи, цифровой осциллограф)

CYCLONE IV EP4CE30 VER3.2 Dual SDRAM SOPC/FPGA макетная плата