Для FPGA макетной платы FPGA обучающая доска 10G Видео Nios uClinux USB20 сетевой порт

Описание

Дружба подсказки:
Этот продукт не поддерживает возврат товара, не в хорошем качестве покупатели не берете, пожалуйста, перейдите!
Информация о продукте:

1. ОбзорСкриншоты 2 видео-учебников показаны ниже.

Если при разработке ПК не требуется 25 стежков, пожалуйста, убедитесь, что вы покупаете USB загрузку линии, и 25 игл параллельных иллюстраций показаны ниже.
Если разработка ПК не имеет последовательного порта с 9 контактами, рекомендуется выбрать USB Последовательный порт, и последовательная иллюстрация 9 pin показана следующим образом.
1,1 аппаратные средства состав
Плата разработки FPGA FA161 ядро устройства является EP1C6 серии Altera CYCLONE, и внешний вид FA161 показан на следующем рисунке.
PCB FA161-4 слоя, поддерживающий интерфейс Ethernet и чип Ethernet RTL8019AS. Компакт-диск макетной платы содержит исходные программы на основе RTL8019AS, FPGA HDL language и Nios II ARP, ICMP, UDP и других протоколов. Совет по разработке FPGA FA161 имеет богатые ресурсы на плате.
1, ядро устройства FPGA чип Altera EP1C6Q240, EP1C6 IO делится на 3 группы данных автобусов, ADDR автобус и автобус GPIO представлены в виде розеток для внешнего расширения. Чип конфигурации EP1C6 EPCS1.
2, бортовой памяти включает в себя SDRAM (синхронное динамическое ОЗУ) MT48LC4M32 объем запоминающего устройства составляет 16 Mбайт, SRAM IS61LV25616 объем запоминающего устройства является 512 Кбайт, флэш-AM29LV320 объем запоминающего устройства составляет 4 M FLASH.
3, USB интерфейс включает в себя USB1.1 и USB2.0, а USB сигнал USB1.1 напрямую соединен с FPGA IO после зажима. USB сигнал USB2.0 соединен с FPGA через USB интерфейс чип CY7C68013A. В макетная плата данных включает в себя CY7C68013A процедуры, как, например, драйвер, прошивки, FPGA программы, Бег на ПК.
4, чип интерфейса Ethernet RTL8019AS, и конфигурация регистрации RTL8019AS завершена FPGA. Макетная плата и световая плата включают самостоятельные компоненты RTL8019AS, которые могут быть добавлены к процессору Nios II в SOPC Builder, так что удобно разработать сетевой протокол на Nios II.
5, другие интерфейсы включают в себя прогноз погоды шины данных, адрес, GPIO интерфейс, PS2 мышь чехол с клавиатурой, VGA интерфейс, RS232 последовательный порт, джтаг/конфиг интерфейс загрузки. Интерфейсы загрузки JTAG и CONFIG-это 5*2 гнезда, требующие передачи линий загрузки ByteBlaster II на параллельные порты ПК или usb-бластер на USB-порты ПК. Плата разработки с линией загрузки ByteBlaster II используется для подключения интерфейс загрузки платы разработки к параллельному порту ПК для завершения загрузки программирования.
6, демонстрационное оборудование включает в себя LCD1602 дисплей, 6 бит 7-сегментный красная цифровая трубка, 8 бит зеленый светодиодный светоизлучающий диод.
7. аудиовыход устройства включает в себя зуммер.
8. Входное устройство включает в себя 4*4 клавиатуры и 4 бит самостоятельных клавиш.
9. схема сброса состоит из кнопки сброса и микросхемы сброса. Чип сброса MAX811R и MAX811R выводит низкий уровень эффективного импульса сброса с шириной импульса 140 мс. Порог сброса (порог сброса) MAX811R составляет 2,63 в, выходной сигнал сброса предоставлен чипу FPGA, и ядро EP1C6 рабочее напряжение на FA161-1,5 в, рабочее напряжение IO 3,3 В.
10, блок питания включает в себя LM1085-5.0, AS2830-3.3 и AS2830-1.5 каждый 1, LM1085-5.0 обеспечивает 5,0 в постоянного тока, AS2830-3.3 обеспечивает 3,3 В постоянного тока, как FPGA IO power, AS2830-1.5 обеспечивает мощность 1,5 В постоянного тока в качестве основного напряжения питания микросхемы IO.
1,2 список аксессуаров
FA161 содержит соответствующие аксессуары, как показано на следующем рисунке.
Список FA161 и аксессуаров приведен ниже.

Список аксессуаров FA161 приведен ниже.

1,3 функция дисплея
Программное обеспечение для разработки окружающей среды включает Quartus II, ModeSim и vival Studio. NET, vietstudio. NET для ввода и монтажа программ, а также производство программного обеспечения для хост-компьютера.
С помощью команды nios2-flash-programmer ucculinux можно загрузить в флэш-память макетной платы, и следующий загрузочный экран ucculinux снова отображается.
На приведенной выше рисунке работает выходной интерфейс для uC/OS-II и hello программ.
В Nios II IDE, вы можете использовать C/C + + для разработки приложения FPGA, следующий рисунок-программа C для потока лампы.
DSP Builder совмещает с MATLAB для разработки цифровых приложений обработки сигналов, таких как фильтры, и так далее.
CY7C68013A USB 2 взаимодействует с компьютером, на следующей схеме изображены является USB измерение скорости интерфейс карте.
Сетевой интерфейс RTL8019AS, следующая схема-это схема интерфейса платы разработки Ping от ПК.
Цифровая трубка, светодиодный эффект дисплея показан на следующем рисунке.
Демонстрация компьютерной связи хоста: хост-компьютер ПК контролирует содержание дисплея ЖК-экрана через последовательный порт. Содержимое, отправленное хостом ПК, отображается на ЖК-дисплее в режиме реального времени, как показано на следующем рисунке.
1,4 развития обычные
FA161 макетная плата включает в себя очень богатые процедуры, разделенные на основные процедуры, промежуточные процедуры, передовые процедуры, модели SIM и визуальные студии. NET верхние компьютерные программы.
Основные процедуры относятся к режимам HDL, включая две версии Verilog и VHDL, как показано на следующем рисунке.
Промежуточные процедуры включают USB, SDRAM, SRAM, FLASH и другие способы вождения.
Расширенные процедуры включают в себя процедуры Nios II, RTOS (ucculinux, uC/OS-II) и процедуры конструктора DSP.
Режим ModelSim показан на следующем рисунке.

Визуальная студия. NET рутина показана на следующем рисунке.

2. Верхнее компьютерное программное обеспечение
Программное обеспечение хоста используется для связи с макетной платой, которая включает последовательный порт, usb-порт, порт Ethernet и так далее.

3. CD-ROM каталог
Макетная плата прикреплена к 2 DVDROM, именуемым [Lianhua General FA161] и Altera Quartus II, [Lianhua General department FA161] структура каталогов, как показано на следующем рисунке.